トレンチゲート型SiC MOSFETの課題「Vthドリフト」を半減。東芝の新たな界面処理プロセスがSiCインバーターの長期信頼性を引き上げる

SiC MOSFETは従来のシリコン（Si）よりも高効率ではあるものの、ゲート電極を縦方向に掘り込む「トレンチゲート構造」は、長期間にわたり電圧ストレスがかかるとゲート酸化膜の界面に電荷が捕獲（チャージトラップ）され、スイッチがオンになる基準の電圧（閾値電圧：Vth）がズレてしまうという物理的な課題を抱えていた。東芝デバイス＆ストレージはこれを解決するため、ゲート酸化膜形成時の「界面処理（窒化条件など）」とチャージトラップの因果関係を解明し、トラップの発生を抑える新たなゲート形成プロセスを確立した。

これまでトレードオフとされていた「低いオン抵抗（高効率）」と「Vthドリフトの抑制（長期信頼性）」を両立させ、市販のトレンチ型SiC MOSFETと比較してVthドリフトの大きさを約50%低減させることに成功したのが注目点。界面処理はこれまで、オン抵抗の低減やゲート酸化膜の信頼性向上を目的に行われてきたが、正負ストレスが繰り返し印加される環境におけるVth変動への影響は十分に検討されていなかった。東芝デバイス＆ストレージは、界面処理における窒化条件などによって、ゲート電極に正負ストレスを印加した後のVthの変動量が大きく変化することを確認、さらに解析の結果、界面処理によって生成される電荷トラップがVth変動に関与していることを示唆する結果を得た。

EVの高電圧化・大電力化が進む中、インバーターの長期的な安定動作とスイッチング損失の低減を、ゲート酸化膜形成というプロセスレベルから両立させる技術として注目される。なお、本技術を採用した1200V耐圧トレンチゲート型SiC MOSFET「TW007D120E」は、2026年5月よりテストサンプルの出荷を開始している。